Revision f1d19c31624b7791e5a5d3c8e60e4ef8333d1d1d (click the page title to view the current version)
Changes from f1d19c31624b7791e5a5d3c8e60e4ef8333d1d1d to 5992ea9a5c5902f46d5f583ce94a71f6a38a9b22
---
format:markdown
...
# Osobní stránka projektu PRPL12
## Záměr
### Motivace
Příprava podhoubí pro používání RedPitaya jako PID regulátoru pro zpětnovazební řízení na tokamaku GOLEM.
Zjednodušení práce s hledáním nástrojů a zdrojů nutných pro práci s FPGA na RedPitaya.
### Rešerše
V úvodu řešení se jeví několik možných cest, jak k problému přistoupit. V následujícím výčtu jsou seřazeny podle časové náročnosti provedení
1. Nalezení existujícího řešení PID regulátoru s Pythonovským rozhraním
2. Úprava nějakého existujícího řešení
3. Naprogramování PID regulátoru v HDL (viz dále), napsání Pythonovského rozhraní
Každý krok zahrnuje navíc vytvoření jednoduché dokumentace, která by uživateli umožnila pracovat s RedPitayou jako PID regulátorem bez nutnosti hlubšího pochopení jakým způsobem funguje.
### <span style="color:red">Red</span>Pitaya
<span style="color:red">Red</span>Pitaya (RP) je jednodeskový počítač, podobně jako Raspberry Pi (RPi), na rozdíl do RPi však kromě běžného ARMového CPU obsahuje navíc FPGA a kromě běžné konektorové výbavy (Ethernernet, USB, GPIO apod.) obsahuje navíc konektory s rychlými (125 nebo 250 MHz, v závislosti na konkrétním modelu) ADC a DAC.
Kombinace rychlých ADC a DAC a FPGA umožnuje RP využít mj. jako osciloskop, funkční generátor nebo právě jako PID regulátor, kde jako regulační obvod funguje vhodně naprogramované FPGA.
#### FPGA
**F**ield-**P**rogramable **G**ate **A**rray neboli česky progamovatelné hradlové pole. Jedná se o integrovaný obvod jehož reálné propojení může uživatel naprogramovat sám, programování pak efektivně odpovídá sestavování digitálního obvodu z jednotlivých hradel, případně modulů, a provádí se v některém jazyku pro popis hardwaru (hardware description language - HDL). Nejrozšířenějšími HDL jsou Verilog a VHDL (VHSIC Hardware Description Language)
### Modely <span style="color:red">Red</span>Pitaya dostupné na tokamaku GOLEM
U tokamaku GOLEM jsou dostupné dva modely RedPitaya - STEMlab 125-10 a SIGNALlab 250-12. Již z názvu je možné vyčíst, že STEMlab obsahuje 125MHz DAC a ADC s bitovou hloubkou 10 bitů a SIGNALlab 250MHz DAC a ADC s hloubkou 12 bitů.
[Srovnání modelů RedPitaya](https://redpitaya.readthedocs.io/en/latest/developerGuide/hardware/compares/vs.html)
[//]: # (Na uplny zacatek dam lehce popis FPGA, jak to funguje a co to umoznuje a pak jak ma RedPitaya usnadnovat praci s FPGA. Pak popisu, jak by slo fungovat s PyRPL a pak budu psat, ze ta knihovna je rozbita, dal pridam jak jsem si hral s Verilogem a Xilinx softwarem a u toho jsem zjistil, ze PID jadra uz jsou v RP naprogramovana a ze staci je "jen" vhodne propojit se vstupy a vystupy a dat jim povel k praci.)
## Logbook
24.10.2019 - 31.10.2019?
První práce s Pythonovskou knihovnou PyRPL, která by měla umožnit pracovat s Red Pitayou, aniž by bylo nutné učit se nějaký jazyk pro popis hardware, např. Verilog. Python je navíc mezi "fúzaři" obvykle často používaný a tedy implementace bude snadno pochopitelná pro případné následovníky. Bohužel PyRPL neumožňuje práci s derivačním členem PID regulátoru na RP, ale už to, že je derivační člen explicitně zmíněn byl jasný signál, že RP již má implementované PID regulátory.
## Smrt v poločase
## Závěrečný report (třeba dle [IMRAD stylu](https://en.wikipedia.org/wiki/IMRAD) )
(nejhodnotnější část práce)
## Co dál (pro následovatele)
## Reference
Pozn: na Golem wiki musí být k dispozici všechny použité materiály pro tvorbu reportu tak, aby vaši následovníci mohli jednoduše zreprodukovat všechny vaše analýzy. Skripty, tabulky v Excelu atp.
